久久久免费的成人性教育片,精品免费久久久,久艹人人艹视频,精品久久久国产,麻豆传媒视频在线免费观看,国产精品久久久久久久综合,久久综合综合久久

一、崗位要求
本科電子相關(guān)專(zhuān)業(yè)優(yōu)先，有數(shù)電基礎(chǔ)。

二、本次FPGA設(shè)計(jì)崗前實(shí)習(xí)主要分為以下十個(gè)階段進(jìn)
行:
1.FPGA基礎(chǔ)理論知識(shí)
數(shù)字邏輯電路設(shè)計(jì)基礎(chǔ)知識(shí)復(fù)習(xí)、FPGA發(fā)展史、內(nèi)
部結(jié)構(gòu)、安裝Quartus Prime開(kāi)發(fā)工具、掌握FPGA結(jié)
構(gòu)和實(shí)現(xiàn)可編程開(kāi)發(fā)原理
2.基礎(chǔ)語(yǔ)法、第一個(gè)實(shí)驗(yàn)、Modelsim等基本工具的使
用
Verilog基本語(yǔ)法的講解、計(jì)數(shù)器的寫(xiě)法、流水燈、仿
真工具M(jìn)odelsim的介紹
3.狀態(tài)機(jī)、仿真工具的使用
狀態(tài)機(jī)設(shè)計(jì)方法--三段式狀態(tài)機(jī)、按鍵控制led--按鍵
消抖、仿真
4.計(jì)數(shù)器練習(xí)
PWM-音樂(lè)播放器設(shè)計(jì)及仿真、數(shù)碼管-電子時(shí)鐘設(shè)計(jì)及仿真
5.常用IP核的調(diào)用及其工具的調(diào)試
FIFO和FIFO相關(guān)的工程、RAM的使用(著重在IP核
官方文檔中模塊IO核時(shí)序圖的了解、Mode1Sim、Sign
alTap II LogicAnalyzer的使用)
6.售貨機(jī)實(shí)現(xiàn)
Verilog基礎(chǔ)復(fù)習(xí)、售貨機(jī)設(shè)計(jì)--方案、代碼、仿真
7.UART設(shè)計(jì)
UART設(shè)計(jì)，與PC機(jī)進(jìn)行串口數(shù)據(jù)手法(畫(huà)模塊圖-
畫(huà)時(shí)序圖-使用Quartus畫(huà)狀態(tài)機(jī)圖-RTL代碼-ModelSi
m-SignalTap-與電腦進(jìn)行收發(fā)通信)
8.SPI通信模塊設(shè)計(jì)
掌握SPI協(xié)議，并使用邏輯實(shí)現(xiàn)SPI接口設(shè)計(jì)、實(shí)現(xiàn)簡(jiǎn)
單的回傳。(畫(huà)模塊圖-畫(huà)時(shí)序圖-使用Quartus畫(huà)狀態(tài)
機(jī)圖-RTL代碼-Mode1Sim-Signa1Tap)
9.I2C通信模塊設(shè)計(jì)
FPGA與EEPROM芯片的讀寫(xiě)操作設(shè)計(jì)(畫(huà)模塊圖-
畫(huà)時(shí)序圖-使用 Quartus 畫(huà)狀態(tài)機(jī)圖-RTL代碼-Signa1TaP
10.實(shí)驗(yàn)
串口閉環(huán)、EEPROM讀寫(xiě)控制模塊、溫濕度傳感器測(cè)
量模塊、Flash讀寫(xiě)模塊、三軸重力加速度傾斜度模
塊、簡(jiǎn)易SDRAM存儲(chǔ)系統(tǒng)